机译:混合整数线性规划在组合逻辑电路最大数据路径覆盖向量的生成中的应用
机译:一种用于U形装配线平衡问题的带有逻辑割线的新颖整数编程公式
机译:EDOA:单位延迟模型下混合极性Reed-Muller逻辑电路的有效延迟优化方法
机译:波导管电路中用于延迟平衡的逻辑重组:整数编程方法
机译:平衡延迟不敏感的三元逻辑电路,用于缓解侧通道攻击
机译:通过混合整数非线性规划自动设计合成基因电路
机译:基于整数线性规划的偏斜逻辑电路综合
机译:双极ECL / EFL(发射极耦合逻辑/发射极 - 跟随器 - 逻辑)电路的延迟建模